• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    在使用氧化物半導體的電晶體中，氧化物半導體膜混入氫原子給可靠性帶來故障影響。可能會混入到製造後的半導體裝置中的包含氫原子的物質的典型例子是水。因此，本發明的目的之一是減少使用氧化物半導體的半導體裝置中混入的包含氫原子的物質，尤其是水。高密度的氧氮化矽膜即使在包含水的氛圍下防止水的侵入的效果也高且溶脹也少。因此，藉由作為保護膜設置高密度的氧氮化矽膜，防止水侵入到使用氧化物半導體的半導體裝置中。明確而言，作為保護膜使用密度是2.32g/cm3以上的氧氮化矽膜。
    公开号:TW201322458A
    申请号:TW101136870
    申请日:2012-10-05
    公开日:2013-06-01
    发明作者:Kenichi Okazaki；Toshiyuki Miyamoto；Takashi Hamochi；Masafumi Nomura
    申请人:Semiconductor Energy Lab；
    IPC主号:H01L21-00
    专利说明:
    半導體裝置及該半導體裝置的製造方法
    本發明係關於一種半導體裝置。
    近年來，將氧化物半導體用於通道形成區來製造的電晶體引人注目。與使用非晶矽的電晶體(例如，專利文獻1)相比，將氧化物半導體用於通道形成區來製造的電晶體具有很多優點如可以提高場效應遷移率並可以降低截止電流等。專利文獻2公開了利用如上所述的氧化物半導體的性質的電晶體。
    [專利文獻1]日本專利申請公開第2001-15764號公報
    [專利文獻2]日本專利申請公開第2011-9719號公報
    然而，如專利文獻2所公開，已知在使用氧化物半導體的電晶體中氧化物半導體膜中混入的氫原子給電晶體特性帶來故障影響。與氫原子給使用非晶矽的電晶體帶來優良影響相比，氫原子給使用氧化物半導體的電晶體帶來故障影響，並且該故障影響很嚴重。
    作為製造後的包括電晶體的半導體裝置中會混入的包含氫原子的物質，主要可以舉出在大氣中存在大量的水。因此，被要求減少使用氧化物半導體的半導體裝置中混入的水。
    本發明的一個方式的目的之一是減少使用氧化物半導體的半導體裝置中混入的包含氫原子的物質，尤其是水。
    作為防止水的混入的方法之一，有製造在電晶體的周圍設置有保護膜(也稱為障壁膜、鈍化膜等)的半導體裝置的方法。作為保護膜的材料，可以舉出氧化鋁膜、氮化矽膜、氮氧化矽膜、氧氮化矽膜等。
    但是，因為氧化鋁膜具有固定電荷多、以及由於介電常數高而導致容易產生寄生電容等性質，所以電晶體的特性有可能產生問題。另外，氧化鋁膜具有如下缺點，即，因為氧化鋁膜在半導體裝置的製造過程中藉由濺射法形成，所以與可以藉由CVD法形成的膜相比生產率低。
    氮化矽膜及氮氧化矽膜因為可以藉由CVD法形成，所以生產率高。但是，氮化矽膜及氮氧化矽膜具有如下性質，即，在膜中包含多量的氫原子，固定電荷多，介電常數高，並且內部應力大等。尤其是，因為膜中的氫原子給使用氧化物半導體的電晶體帶來故障影響，所以將氮化矽膜及氮氧化矽膜用作設置在使用氧化物半導體的電晶體的周圍的膜不是較佳的。
    與上述膜相比，氧氮化矽膜具有如下優點，即，因為可以藉由CVD法形成所以生產率高，因為長期用於使用非晶矽的半導體裝置所以確立有成膜方法，並且能夠形成固定電荷少的膜等。另外，氧氮化矽膜中的氫原子少於氮化矽膜及氮氧化矽膜中的氫原子。但是，習知的氧氮化矽膜具有如下缺點，即，防止水的混入的效果低，在包含水的氛圍下產生溶脹。
    於是，藉由深入研究，本發明人發現高密度的氧氮化矽膜即使在包含水的氛圍下防止水的混入的效果也高且溶脹也小，因此作為保護膜是較佳的。這是與習知的保護膜相反的，在習知的保護膜中，為了降低介電常數而較佳為採用多孔膜。
    本發明著眼於作為電晶體的保護膜設置高密度的氧氮化矽膜，由此防止使用氧化物半導體的半導體裝置混入水。
    本發明的一個方式是一種半導體裝置，包括：電晶體，包括：閘極電極；所述閘極電極上的氧化物半導體膜；所述閘極電極和所述氧化物半導體膜之間的閘極絕緣膜；以及與所述氧化物半導體膜接觸的源極電極及汲極電極；所述電晶體上的氧化矽膜；以及所述氧化矽膜上的氧氮化矽膜，其中所述氧氮化矽膜的密度是2.32g/cm3以上。
    本發明的另一個方式是一種半導體裝置，包括：電晶體，包括：閘極電極；所述閘極電極上的氧化物半導體膜；所述閘極電極和所述氧化物半導體膜之間的閘極絕緣膜；以及與所述氧化物半導體膜接觸的源極電極及汲極電極；所述電晶體上的氧化矽膜；以及所述氧化矽膜上的氧氮化矽膜，其中所述氧氮化矽膜在溫度是130℃，相對濕度是100%，試驗時間是12小時的試驗之後的溶脹率是4vol.%以下。
    本發明的另一個方式是一種半導體裝置，包括：氧氮化矽膜；所述氧氮化矽膜上的氧化矽膜；以及電晶體，包括：所述氧化矽膜上的氧化物半導體膜；所述氧化物半導體膜上的閘極電極；所述氧化物半導體膜和所述閘極電極之間的閘極絕緣膜；以及與所述氧化物半導體膜接觸的源極電極及汲極電極，其中所述氧氮化矽膜的密度是2.32g/cm3以上。
    本發明的另一個方式是一種半導體裝置，包括：氧氮化矽膜；所述氧氮化矽膜上的氧化矽膜；以及電晶體，包括：所述氧化矽膜上的氧化物半導體膜；所述氧化物半導體膜上的閘極電極；所述氧化物半導體膜和所述閘極電極之間的閘極絕緣膜；以及與所述氧化物半導體膜接觸的源極電極及汲極電極，其中所述氧氮化矽膜在溫度是130℃，相對濕度是100%，試驗時間是12小時的試驗之後的溶脹率是4vol.%以下。
    另外，氧氮化矽膜可以是在藉由傅裏葉變換紅外吸收光譜測量的光譜中，伸縮模式的Si-O-Si鍵的峰值出現在1056cm-1以上。
    藉由使用本發明的一個方式，可以減少使用氧化物半導體的半導體裝置中混入的包含氫原子的物質，尤其是水。
    下面，參照圖式說明本發明的實施方式的一個例子。注意，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
    注意，為了便於理解，在圖式等中表示的各結構的位置、大小及範圍等有時不表示實際上的位置、大小及範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小及範圍等。
    另外，本說明書等中的“第一”、“第二”、“第三”等的序數詞是為了避免構成要素的混淆而附記的，而不是用於在數目方面上進行限制。
    另外，在本說明書等中，“電極”或“佈線”不在功能上限定其構成要素。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”被形成為一體的情況等。
    另外，在本說明書等中，氧氮化矽膜是指作為成分含有氧、氮和矽且氧含量多於氮含量的膜。此外，氮氧化矽膜是指作為成分含有氮、氧和矽且氮含量多於氧含量的膜。此外，氧化矽膜是指作為成分含有氧和矽的膜。
    例如，氧氮化矽膜是指包含50at.%以上且70at.%以下的氧、0.5at.%以上且15at.%以下的氮、25at.%以上且35at.%以下的矽、0at.%以上且10at.%以下的氫的膜。此外，氮氧化矽膜是指包含5at.%以上且30at.%以下的氧、20at.%以上且55at.%以下的氮、25at.%以上且35at.%以下的矽、10at.%以上且25at.%以下的氫的膜。此外，氧化矽膜是指包含50at.%以上且70at.%以下的氧、0at.%以上且0.5at.%以下的氮、25at.%以上且35at.%以下的矽、0at.%以上且5at.%以下的氫、0at.%以上且5at.%以下的氬的膜。
    但是，上述範圍是使用盧瑟福背散射分析(RBS：Rutherford Backscattering Spectrometry)或氫前方散射分析(HFS：Hydrogen Forward scattering Spectrometry)進行測量時的範圍。此外，構成元素的含量比率的總計不超過100at.%的值。
    此外，在採用極性不同的電晶體的情況或在電路工作中電流方向發生變化的情況等下，“源極”和“汲極”的功能有時互相調換。因此，在本說明書等中，可以互相調換地使用“源極”和“汲極”。 實施方式1
    在本實施方式中，參照圖1A和1B以及圖2A至2E說明本發明的一個方式的半導體裝置的一個例子。
    圖1A和1B分別是包括電晶體200的半導體裝置的俯視圖和剖面圖。電晶體200包括：包括絕緣表面的基板100上的閘極電極102；閘極電極102上的氧化物半導體膜106；閘極電極102和氧化物半導體膜106之間的閘極絕緣膜104；以及與氧化物半導體膜106接觸的源極電極或汲極電極108a及源極電極或汲極電極108b。此外，在電晶體200上設置有保護膜。更明確地說，以與氧化物半導體膜106接觸的方式設置有第一保護膜110，並且在第一保護膜110上設置有第二保護膜112。
    在此，作為層疊的保護膜中的從電晶體200看時位於外側的第二保護膜112，使用密度高的氧氮化矽膜。明確地說，使用其密度是2.32g/cm3以上，較佳是2.36g/cm3以上的氧氮化矽膜。
    藉由提高氧氮化矽膜的密度，能夠形成即使在包含水的氛圍下防止水的混入的效果也高且溶脹也少的膜。明確地說，藉由使用密度高的氧氮化矽膜，能夠形成在使用加速試驗之一的高壓爐測試(PCT：Pressure Cooker Test)或高加速溫度和濕度應力試驗(HAST：Highly Accelerated Stress Test)進行試驗時的溶脹率是4vol.%以下，較佳是2vol.%以下的膜。
    注意，在本說明書等中在沒有特殊說明的情況下，以下述條件進行PCT及HAST。
    PCT：溫度是130℃，相對濕度是100%，試驗時間是12小時
    HAST：溫度是130℃，相對濕度是85%，試驗時間是12小時
    另外，氧氮化矽膜的溶脹率是藉由如下方法得出的值，即，在PCT及HAST等試驗的前後藉由光譜橢偏儀測量膜厚度，然後使用以下算式1來得出。
    溶脹率(vol.%)=(試驗後的膜厚度-試驗前的膜厚度)/(試驗前的膜厚度)×100 (算式1)
    但是，膜厚度的測量方法不侷限於光譜橢偏儀，也可以使用XRR(X射線反射)、TEM(透射電子顯微鏡)等進行測量。
    藉由將高密度的氧氮化矽膜用於第二保護膜112，可以減少包括電晶體200的半導體裝置中混入水。因此，可以減少氧化物半導體膜106中混入氫原子，並且抑制電晶體200的特性變動。
    圖1A和1B所示的包括電晶體200的半導體裝置包括被層疊的兩層保護膜(第一保護膜110及第二保護膜112)。在這樣層疊地設置保護膜的情況下，藉由將密度高的氧氮化矽膜用於從電晶體看時位於外側的第二保護膜112，可以提高防止半導體裝置中混入水的效果。
    另外，被層疊的保護膜中與氧化物半導體膜106接觸的第一保護膜110較佳是藉由加熱釋放出氧的絕緣膜。藉由將氧化物半導體膜106和藉由加熱釋放出氧的絕緣膜設置為互相接觸，可以在後述的加熱處理時將氧從絕緣膜釋放出並擴散(或供應)到氧化物半導體中。由此可以降低氧化物半導體的氧缺陷的密度。另外，可以降低絕緣膜和氧化物半導體之間的介面能階密度。結果，可以抑制起因於電晶體的工作等來可能會產生的電荷等被俘獲到絕緣膜和氧化物半導體膜的介面。由此，例如當電晶體200是n通道型電晶體時可以抑制臨界電壓位移到負方向。
    使用氧化物半導體的電晶體因為難以控制臨界電壓所以有容易成為常開啟型的傾向。但是，藉由以與氧化物半導體膜106接觸的方式設置第一保護膜110，可以降低氧缺陷並容易形成常關閉型的電晶體。
    作為藉由加熱釋放出氧的絕緣膜，較佳為使用氧的含量超過化學計量比的絕緣膜。作為其材料，可以使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿、氧化釔等。
    在本實施方式中，作為第一保護膜110使用藉由加熱能夠釋放出氧的氧化矽。
    如上所述，藉由在電晶體200上層疊地設置第一保護膜110和第二保護膜112，可以容易形成電特性穩定的常截止型的電晶體。
    用於氧化物半導體膜106的氧化物半導體較佳至少包含銦(In)或鋅(Zn)。尤其是，較佳為包含In和Zn。另外，除了上述元素以外，較佳還包含使氧堅固地結合的穩定劑。作為穩定劑包含鎵(Ga)、錫(Sn)、鉿(Hf)及鋁(Al)中的至少一種即可。
    另外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yh)、鑥(Lu)中的一種或多種。
    作為上述氧化物半導體，例如，可以使用四元金屬氧化物如In-Sn-Ga-Zn類氧化物；三元金屬氧化物如In-Ga-Zn類氧化物、In-Sn-Zn類氧化物、In-Al-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；二元金屬氧化物如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；單元金屬氧化物如In類氧化物、Sn類氧化物、Zn類氧化物等。
    注意，這裏例如In-Ga-Zn類氧化物是指含有In、Ga以及Zn作為主要成分的氧化物，對In、Ga及Zn的成分比沒有特別的限制。
    另外，作為氧化物半導體，可以使用由InMO3(ZnO)m(m>0)表示的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種或多種金屬元素。另外，作為氧化物半導體，也可以使用由In2SnO5(ZnO)n(n>0)表示的材料。
    例如，可以使用In：Ga：Zn=3：1：2、In：Ga：Zn=1：1：1或In：Ga：Zn=2：2：1的原子數比的In-Ga-Zn類氧化物或該組成的近旁的氧化物。或者，可以使用In：Sn：Zn=1：1：1、In：Sn：Zn=2：1：3或In：Sn：Zn=2：1：5的原子數比的In-Sn-Zn類氧化物或該組成的近旁的氧化物。
    例如，“In、Ga、Zn的原子數比是In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成與原子數比是In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成近旁”是指a、b、c滿足如下式。
    r例如可以是0.05。其他氧化物也是同樣的。
    但是，不侷限於上述材料，根據所需要的電特性(場效應遷移率、臨界電壓等)可以使用適當的組成的氧化物半導體。另外，較佳為採用適當的載流子濃度、雜質濃度、缺陷密度、金屬元素和氧的原子數比、原子間距離以及密度等，以得到所需要的電特性。
    在將氧化物半導體用於通道形成區的電晶體中，藉由使氧化物半導體高度純化，可以充分降低截止電流(這裏是指，當在截止狀態下例如以源電位為基準的源電位與閘電位之間的電位差是臨界電壓以下時的汲極電流)。例如，藉由加熱成膜不使膜中包含對於氧化物半導體來說是惡性雜質的氫及羥基或者藉由在成膜後的加熱從膜中去除該雜質，以能夠進行高度純化。藉由高度純化，在將In-Ga-Zn類氧化物用於通道形成區的電晶體中，當通道長度是10μm，半導體膜的膜厚度是30nm，並且汲極電壓是1V至10V左右時，可以將截止電流降低到1×10-13A以下，並且將按通道寬度的截止電流(截止電流除以電晶體的通道寬度的值)降低到1×10-23A/μm(10yA/μm)至1×10-22A/μm(100yA/μm)左右。
    氧化物半導體是非單晶，較佳為具有結晶性。氧化物半導體既可為非晶，又可為多晶，也可以為如在非晶體中含有結晶區域那樣的不完全的非晶。
    另外，較佳氧化物半導體膜107是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸配向結晶氧化物半導體)膜。
    CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下，該結晶部的尺寸是能夠容納在一邊短於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。此外，利用TEM在CAAC-OS膜中觀察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
    包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，也包括85°以上且95°以下的範圍。另外，在只記載“平行”時，也包括-5°以上且5°以下的範圍。
    另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面近旁相比，有時在表面近旁結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區中結晶部被非晶化。
    因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)有時朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。結晶部分藉由進行成膜或進行成膜後的加熱處理等的晶化處理來形成。
    在本實施方式中，作為氧化物半導體膜106使用In：Ga：Zn=1：1：1的原子數比的氧化物半導體。
    對用於基板100的材質等沒有很大的限制，但是該基板至少需要具有能夠承受之後的加熱處理程度的耐熱性。例如，作為基板100，也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，也可以使用碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺、氮化鎵等的化合物半導體基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板100。另外，如圖2A所示，也可以使用在這些基板上設置有絕緣膜101的基板。
    作為閘極電極102、源極電極或汲極電極108a以及源極電極或汲極電極108b的材料，可以使用鋁、銅、鈦、鉭、鎢等的金屬材料。另外，也可以使用這些材料形成兩層以上的疊層。例如，如圖2B所示，也可以形成層疊有導電膜108a1、導電膜108a2以及導電膜108a3的源極電極或汲極電極108a以及層疊有導電膜108b1、導電膜108b2以及導電膜108b3的源極電極或汲極電極108b。
    作為閘極絕緣膜104的材料，可以使用與第一保護膜110或第二保護膜112相同的材料。此外，也可以使用氮化矽膜、氧化鋁膜等。
    另外，也可以使用上述材料層疊兩層以上來形成閘極絕緣膜104。例如，如圖2C所示，也可以形成層疊有絕緣膜104a及絕緣膜104b的閘極絕緣膜104。在層疊的情況下，作為與氧化物半導體膜106接觸的絕緣膜104b，較佳為使用藉由加熱釋放出氧的絕緣膜，例如包含氧含量超過化學計量比的氧化矽膜。另外，作為絕緣膜104b下的絕緣膜104a，較佳為使用覆蓋性高的膜，例如氧氮化矽膜。
    另外，如圖2D所示，也可以以氧化物半導體膜106的一部分接觸的方式設置通道停止膜114a。藉由設置通道停止膜114a，可以降低製程中的氧化物半導體膜106的污染，並且可以提高電晶體200的特性。另外，如圖2E所示，也可以設置通道停止膜114a、114b以及114c。在圖2E的結構中，因為氧化物半導體膜106的端部被通道停止膜114a、114b以及114c覆蓋，所以進一步可以降低氧化物半導體膜106的污染，並且進一步可以提高電晶體200的特性。作為通道停止膜114a、114b以及114c的材料，可以使用與閘極絕緣膜104相同的材料。
    另外，也可以組合使用圖1A和1B及圖2A至2E的包括電晶體200的半導體裝置的結構的特徵。
    注意，在圖1A和1B及圖2A至2E中，雖然說明在反交錯型(也稱為底閘極型)的電晶體200上包括第一保護膜110及第二保護膜112的半導體裝置的結構，但是本發明不侷限於此。即使採用與上述層疊順序相反的半導體裝置的結構要素的疊層順序也可以得到同樣的效果。例如，在包括交錯型(也稱為頂閘極型)的電晶體的半導體裝置中，也可以採用在電晶體下包括第二保護膜112及第一保護膜110的結構。
    藉由將密度高的氧氮化矽膜用於從電晶體看時位於外側的第二保護膜112，可以提高防止半導體裝置中混入水的效果。
    另外，藉由將由於加熱釋放出氧的絕緣膜用作與氧化物半導體膜106接觸的第一保護膜110，可以降低氧缺陷密度並容易形成常關閉型的電晶體。
    另外，在包括交錯型的電晶體的半導體裝置中，藉由在電晶體200下層疊設置第一保護膜110及第二保護膜112，可以容易形成電特性穩定的常關閉型的電晶體。
    更明確地說，如圖3A所示，也可以藉由在基板100上設置第二保護膜112，在第二保護膜112上設置第一保護膜110，並且在第一保護膜110上設置交錯型的電晶體200來製造半導體裝置。電晶體200包括：與第一保護膜110接觸的氧化物半導體膜106；與氧化物半導體膜106接觸的源極電極或汲極電極108a以及源極電極或汲極電極108b；氧化物半導體膜106上的閘極電極102；以及設置在氧化物半導體膜106和閘極電極102之間的閘極絕緣膜104。
    另外，如圖3B所示，也可以採用閘極電極102與源極電極或汲極電極108a及源極電極或汲極電極108b不重疊的結構。藉由採用上述結構，可以降低電晶體200的寄生電容。此時，氧化物半導體膜106較佳在與閘極電極102不重疊的區域中包括一對雜質區106b。可以將一對雜質區106b用作LDD(輕摻雜汲；Lightly Doped Drain)區，由此可以抑制電晶體200的特性的劣化。
    作為對一對雜質區106b添加的雜質，可以使用磷、硼、氮、碳、氬、金屬等。
    另外，如圖3C所示，也可以採用氧化物半導體膜106與源極電極或汲極電極108a及源極電極或汲極電極108b藉由形成在絕緣膜116中的接觸孔接觸的結構。
    另外，如圖3D所示，也可以採用氧化物半導體膜106的下表面與源極電極或汲極電極108a及源極電極或汲極電極108b接觸的結構。此外，第一保護膜110與電晶體200的氧化物半導體膜106中的通道形成區接觸即可。因此，如圖3D所示，第一保護膜110也可以與源極電極或汲極電極108a及源極電極或汲極電極108b不重疊。 〈半導體裝置的製造方法〉
    接下來，參照圖4A至4D及圖5A和5B說明圖1A和1B所示的包括電晶體200的半導體裝置的製造方法。
    首先，藉由濺射法等在基板100上形成導電膜，藉由蝕刻等對該導電膜進行加工來形成閘極電極102(參照圖4A)。關於用於基板100及閘極電極102的材料，能夠參照圖1A和1B的描述。
    接著，在閘極電極102上形成閘極絕緣膜104(參照圖4B)。關於用於閘極絕緣膜104的材料，能夠參照圖1A和1B的描述。
    作為閘極絕緣膜104的形成方法，可以使用PECVD、高密度電漿CVD等CVD法或濺射法等。
    當使用CVD法時，例如可以使用SiH4等的氣體來形成氧化矽膜，並且可以使用矽烷(SiH4)、一氧化二氮(N2O)、氨氣(NH3)、氮氣(N2)等的氣體來形成氧氮化矽膜。
    另外，閘極絕緣膜104較佳為包括氧含量超過化學計量比的區域。例如，當採用其組成由SiOx(x>0)表示的氧化矽膜時，因為氧化矽的化學計量比是Si：O=1：2，所以較佳為使用包括x超過2的氧過剩區的氧化矽膜。這種氧過剩區存在於氧化矽膜的一部分(也包括介面)即可。
    這是因為如下緣故：藉由與後面形成的氧化物半導體膜106接觸的閘極絕緣膜104包括氧含量超過化學計量比的區域，可以抑制氧從氧化物半導體膜106移動到與此接觸的閘極絕緣膜104中，並且可以將氧從與氧化物半導體膜106接觸的閘極絕緣膜104供應到氧化物半導體膜106中。
    接著，也可以對形成有閘極絕緣膜104的基板100進行用來去除水分或氫等的加熱處理。
    另外，當進行加熱處理時，可以使用利用電爐或來自電阻發熱體等發熱體的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置、GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置等RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、高壓汞燈等的燈所發射的光(電磁波)的輻射對被處理物進行加熱的裝置。GRTA裝置是利用高溫氣體進行加熱處理的裝置。作為高溫氣體，使用氬等稀有氣體或氮等即使進行加熱處理也不與被處理物起反應的惰性氣體。
    例如，作為加熱處理，也可以進行GRTA處理，即將被處理物放入被加熱的惰性氣體氛圍中，進行幾分鐘的加熱，然後從該惰性氣體氛圍中取出被處理物。藉由使用GRTA處理，可以在短時間內進行高溫加熱處理。另外，即使在超過被處理物的耐熱溫度的溫度條件下，也可以應用GRTA處理。此外，也可以在處理中將惰性氣體轉換為包含氧的氣體。藉由在包含氧的氛圍中進行加熱處理，可以降低膜中的缺陷密度。
    另外，作為惰性氣體氛圍，較佳為採用以氮或稀有氣體(氦、氖、氬等)為主要成分且不含有水分、氫等的氛圍。例如，將引入加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，雜質濃度是1ppm以下，較佳是0.1ppm以下)。
    因為當作為基板100使用母板玻璃時，在處理溫度高且處理時間長的情況下母板玻璃大幅度收縮，所以將加熱處理溫度設定為200℃以上且450℃以下，更佳地設定為250℃以上且350℃以下。
    另外，藉由進行加熱處理，可以去除閘極絕緣膜104中的水分或氫等雜質。此外，藉由該加熱處理，可以降低膜中的缺陷密度。藉由降低閘極絕緣膜104中的雜質或該膜中的缺陷密度，電晶體的可靠性得到提高。例如，可以抑制半導體裝置的可靠性測試之一的光負偏置壓力測試中的電晶體的劣化。
    另外，因為上述加熱處理具有去除水分或氫等的效果，所以也可以將該加熱處理稱為脫水化處理或脫氫化處理等。此外，上述脫水化處理、脫氫化處理不侷限於進行一次，而也可以進行多次。
    接著，形成氧化物半導體膜，對該氧化物半導體膜進行加工來形成氧化物半導體膜106(參照圖4C)。
    關於用於氧化物半導體膜106的材料，能夠參照圖1A和1B的描述。作為氧化物半導體膜106的形成方法，可以使用濺射法、蒸鍍法、CVD法、PLD(Pulse Laser Deposition：脈衝雷射沉積)法、ALD(Atomic Layer Deposition：原子層沉積)法或MBE(Molecular Beam Epitaxy：分子束外延)法等。
    在如下條件下形成氧化物半導體膜：較佳為利用濺射法；將基板加熱溫度設定為100℃以上且600℃以下，較佳為設定為150℃以上且550℃以下，更佳地設定為200℃以上且500℃以下；以及採用氧氣體氛圍。以1nm以上且50nm以下的厚度，較佳以3nm以上且30nm以下的厚度形成氧化物半導體膜。成膜時的基板加熱溫度越高，所得到的氧化物半導體膜的雜質濃度越低。此外，使氧化物半導體膜中的原子排列有序化，實現高密度化，並且容易形成多晶氧化物半導體膜或CAAC-OS膜。再者，藉由在氧氣體氛圍下進行成膜，也容易形成多晶氧化物半導體膜或CAAC-OS膜，這是因為在氧氣體氛圍中不包含稀有氣體等的不需要的原子的緣故。但是，也可以採用氧氣體和稀有氣體的混合氛圍。在此情況下，將氧氣體的比例設定為30vol.%以上，較佳為設定為50vol.%以上，更佳地設定為80vol.%以上。注意，氧化物半導體膜的厚度越薄，電晶體的短通道效應越少。但是，若厚度過薄，則有時介面散射的影響變大而場效應遷移率降低。
    在藉由濺射法形成In-Ga-Zn類氧化物作為氧化物半導體膜的情況下，較佳為使用原子數比是In：Ga：Zn=1：1：1、4：2：3、3：1：2、1：1：2、2：1：3或3：1：4的In-Ga-Zn靶材。此外，成膜後的氧化物半導體中的Zn的原子數比有時由於加熱處理而小於靶材中的Zn的原子數比。因此，也可以使用Zn的原子數比比所希望的原子數比大的靶材。藉由使用具有上述原子數比的In-Ga-Zn靶材形成氧化物半導體，容易形成多晶氧化物半導體膜或CAAC-OS膜。
    另外，在藉由濺射法形成In-Sn-Zn類氧化物作為氧化物半導體時，較佳為使用原子數比是In：Sn：Zn=1：1：1、2：1：3、1：2：2或20：45：35的In-Sn-Zn靶材。也可以使用Zn的原子數比比所希望的原子數比大的靶材。藉由使用具有上述原子數比的In-Sn-Zn靶材形成氧化物半導體，容易形成多晶氧化物半導體膜或CAAC-OS膜。
    另外，為了形成更優良的CAAC-OS膜，較佳為應用如下條件。
    首先，較佳為使用多晶的氧化物半導體濺射靶材，並且利用濺射法進行成膜。
    當離子碰撞到該多晶的氧化物半導體濺射靶材時，有時包含在濺射靶材中的結晶區域從a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，由於該平板狀的濺射粒子保持結晶狀態到達基板，濺射靶材的結晶狀態被轉寫到基板，可以形成CAAC-OS膜。
    例如，為了製造多晶的In-Ga-Zn類氧化物半導體濺射靶材，將InOX粉末、GaOY粉末及ZnOZ粉末以規定的比率混合，進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，即可。另外，X、Y及Z是任意正數。包含其他元素的多晶的濺射靶材可以與此同樣地製造。
    接著，較佳藉由降低成膜時的雜質濃度，抑制因雜質導致的結晶狀態的破壞。
    例如，降低存在於沉積室內的雜質濃度(氫、水、二氧化碳及氮等)。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點是-80℃以下，較佳是-100℃以下的成膜氣體。
    另外，藉由提高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由提高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，濺射粒子的平坦的面附著到基板。
    另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
    接著，較佳為進行加熱處理。在減壓氛圍下、惰性氛圍下或氧化氛圍下進行加熱處理。藉由加熱處理，可以減少氧化物半導體膜中的雜質濃度。
    較佳的是，在減壓氛圍下或惰性氛圍下進行加熱處理之後，在保持溫度的情況下切換為氧化氛圍而進一步進行加熱處理。這是因為如下緣故：當在減壓氛圍下或惰性氛圍下進行加熱處理時，可以減少氧化物半導體中的雜質濃度，但是在同時產生氧缺陷，藉由在氧化氛圍下進行加熱處理，可以減少此時產生的氧缺陷。
    氧化氛圍是指包含氧化氣體的氛圍。氧化氣體是指氧、臭氧、一氧化二氮等，並且較佳不包含水、氫等。例如，引入熱處理裝置的氧、臭氧或一氧化二氮的純度設定為8N(99.999999%)以上，較佳為設定為9N(99.9999999%)以上。作為氧化氛圍，可以使用氧化氣體和惰性氣體的混合氣體。在這種情況下，混合氣體至少包含10ppm以上的氧化氣體。
    在此，惰性氛圍是指以氮或稀有氣體(氦、氖、氬、氪或氙)等惰性氣體作為主要成分的氛圍。明確而言，使用氧化氣體等的反應氣體小於10ppm的氛圍。
    藉由對氧化物半導體，除了進行成膜時的基板加熱之外，還進行成膜後的加熱處理，可以使氧化物半導體膜中的雜質能階極小。
    藉由進行加熱處理，可以形成結晶區對於非結晶區的比例更多的氧化物半導體膜。例如，可在200℃以上且低於基板的應變點的溫度下進行加熱處理。較佳在250℃以上且450℃以下進行加熱處理。在氧化氛圍下、惰性氛圍下或減壓氛圍(10Pa以下)下進行加熱處理。處理時間是3分鐘至24小時。處理時間越長可以形成結晶區對於非結晶區的比例越多的氧化物半導體膜，但是由於超過24小時的加熱處理導致生產率的降低，因此不是較佳的。
    可以藉由蝕刻等對氧化物半導體膜進行加工來形成島狀氧化物半導體膜106。
    接著，在氧化物半導體膜106上形成導電膜，對該導電膜進行加工來形成源極電極或汲極電極108a以及源極電極或汲極電極108b(參照圖4D)。
    關於源極電極或汲極電極108a以及源極電極或汲極電極108b的材料及形成方法，能夠參照圖1A和1B的描述及對於閘極電極102的描述。
    接著，在氧化物半導體膜106、源極電極或汲極電極108a、源極電極或汲極電極108b上形成第一保護膜110(參照圖5A)。
    關於用於第一保護膜110的材料，能夠參照圖1A和1B的描述。第一保護膜110可以藉由PECVD法或濺射法等來形成。尤其是，藉由使用濺射法可以形成氧含量超過化學計量比的絕緣膜，這是較佳的。
    接著，在第一保護膜110上形成第二保護膜112(參照圖5B)。
    關於用於第二保護膜112的材料，能夠參照圖1A和1B的描述。第二保護膜112可以藉由PECVD法或濺射法等來形成。尤其是，藉由使用CVD法，可以高生產性地形成高密度的氧氮化矽膜，這是較佳的。第二保護膜112的厚度較佳是500nm以上且700nm以下，以充分地減少水的混入且高生產性地形成高密度的氧氮化矽膜。
    另外，在藉由PECVD法形成第二保護膜112的情況下，藉由將矽烷/一氧化二氮(SiH4/N2O)設定為0.01以下，能夠形成高密度的氧氮化矽膜。另外，當SiH4/N2O是0.0066以上時生產率高，這是較佳的。另外，藉由提高電力也能夠形成高密度的氧氮化矽膜。例如，藉由使用1000W的電力，即使在SiH4/N2O是0.01以上的情況下，也能夠形成高密度的氧氮化矽膜。
    像這樣，可以減少使用氧化物半導體的半導體裝置混入水，從而能夠製造包括特性變動小的電晶體200的半導體裝置。 實施方式2
    藉由使用實施方式1所示的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部形成在與該像素部相同的基板上，可以形成系統整合型面板(system-on-panel)。
    在圖6A中，以圍繞設置在第一基板301上的像素部302的方式設置密封材料305，使用第二基板306進行密封。在圖6A中，在第一基板301上的與由密封材料305圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路304、信號線驅動電路303。此外，供應到另行形成的信號線驅動電路303、掃描線驅動電路304或者像素部302的各種信號及電位從FPC(Flexible printed circuit：撓性印刷電路)318a、FPC318b供應。
    在圖6B和6C中，以圍繞設置在第一基板301上的像素部302和掃描線驅動電路304的方式設置有密封材料305。此外，在像素部302和掃描線驅動電路304上設置有第二基板306。因此，像素部302、掃描線驅動電路304與顯示元件一起由第一基板301、密封材料305以及第二基板306密封。在圖6B和6C中，在第一基板301上的與由密封材料305圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路303。在圖6B和6C中，供應到另行形成的信號線驅動電路303、掃描線驅動電路304或者像素部302的各種信號及電位從FPC318供應。
    此外，雖然圖6B和6C示出另行形成信號線驅動電路303並且將該信號線驅動電路303安裝到第一基板301的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
    另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃上晶片)方法、打線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖6A是藉由COG方法安裝信號線驅動電路303、掃描線驅動電路304的例子，圖6B是藉由COG方法安裝信號線驅動電路303的例子，而圖6C是藉由TAB方法安裝信號線驅動電路303的例子。
    此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
    注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
    此外，設置在第一基板301上的像素部302及掃描線驅動電路304包括多個電晶體，並且可以應用在實施方式1中示出一個例子的電晶體。
    作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒體。
    參照圖7及圖8說明半導體裝置的一個方式。圖7及圖8相當於沿著圖6B的Q-R線的剖面圖。
    如圖7及圖8所示，半導體裝置包括連接端子電極膜315及端子電極膜316，連接端子電極膜315及端子電極膜316藉由各向異性導電膜與FPC318所包括的端子電連接。
    連接端子電極膜315由與第一電極膜330相同的導電膜形成，並且端子電極膜316由與電晶體310、電晶體311的源極電極及汲極電極相同的導電膜形成。
    另外，設置在第一基板301上的像素部302和掃描線驅動電路304包括多個電晶體，在圖7及圖8B中示出包括在像素部302中的電晶體310及包括在掃描線驅動電路304中的電晶體311。在圖7中的電晶體310及電晶體311上設置有保護膜320及保護膜324，並且在圖8的電晶體310上還設置有絕緣膜321。注意，絕緣膜323是用作基底膜的絕緣膜。
    在本實施方式中，作為電晶體310及電晶體311可以使用實施方式1所示的電晶體。
    電晶體310及電晶體311是包括氧缺陷的形成得到抑制且水分或氫的混入得到抑制的氧化物半導體膜的電晶體。因此，電晶體310及電晶體311的電特性的變動得到抑制而在電性上穩定。
    因此，作為圖7及圖8所示的本實施方式的半導體裝置，可以提供可靠性高的半導體裝置。
    設置在像素部302中的電晶體310與顯示元件電連接，而構成顯示面板。顯示元件只要可以進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
    圖7示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖7中，作為顯示元件的液晶元件313包括第一電極膜330、第二電極膜331及液晶層308。注意，以夾持液晶層308的方式設置有用作配向膜的絕緣膜332、絕緣膜333。第二電極膜331設置在第二基板306一側，並且第一電極膜330和第二電極膜331夾著液晶層308而層疊。
    另外，為控制液晶層308的厚度(單元間隙)，藉由對絕緣膜進行選擇性的蝕刻形成柱狀間隔物335。另外，也可以使用球狀間隔物。
    當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。
    另外，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相之一，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有幾wt%以上的手性試劑的液晶組成物用於液晶層。包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，並且由於其具有光學各向同性而不需要配向處理且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。在使用氧化物半導體膜的電晶體中，電特性因靜電而有可能顯著地變動而越出設計範圍。因此，將藍相的液晶材料用於包括使用氧化物半導體膜的電晶體的液晶顯示裝置是更有效的。
    此外，液晶材料的固有電阻是1×109Ω．cm以上，較佳是1×1011Ω．cm以上，更佳是1×1012Ω．cm以上。注意，本說明書中的固有電阻的值是以20℃測量的值。
    考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在所定的期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的尺寸。考慮到電晶體的截止電流等設定儲存電容器的尺寸，即可。藉由使用包括包含氧過剩區的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的三分之一以下，較佳是五分之一以下的電容的儲存電容器，就足夠了。
    在本實施方式中使用的包括氧缺損的形成得到抑制的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長影像信號等的電信號的保持時間，並且在電源的導通狀態下也可以延長寫入間隔。因此，可以減少更新工作的頻率，所以可以抑制耗電量。
    另外，在本實施方式中使用的包括氧缺損的形成得到抑制的氧化物半導體膜的電晶體可以得到較高的場效應遷移率，所以能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。也就是說，因為不需要作為驅動電路另行使用利用矽晶片等形成的半導體裝置，所以可以縮減半導體裝置的部件數。另外，在像素部中也藉由使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
    液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal，反鐵電性液晶)模式等。
    另外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View)模式等。另外，也可以用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液晶顯示面板的液晶分子的排列的一種方式。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式。此外，也可以使用將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的被稱為多疇化或多域設計的方法。
    另外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
    另外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中控制的顏色因素不侷限於RGB(R顯示紅色，G顯示綠色，B顯示藍色)的三種顏色。例如，也可以採用RGBW(W顯示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種顏色以上的顏色。注意，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
    另外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
    在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括發光有機化合物的層，以使電流流過。並且，藉由這些載流子(電子及電洞)重新結合，發光有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。
    無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件包括一種結構，其中，發光層夾在電介質層之間，並且該夾著發光層的電介質層夾在電極之間，其發光機制是利用金屬離子的內殼層電子躍遷的局部型發光。注意，這裏作為發光元件使用有機EL元件進行說明。
    為了取出發光，使發光元件的一對電極中的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
    圖8示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件353與設置在像素部302中的電晶體310電連接。注意，發光元件353的結構是由第一電極膜330、電致發光層352、第二電極膜331構成的疊層結構，但是，不侷限於圖8所示的結構。根據從發光元件353取出的光的方向等，可以適當地改變發光元件353的結構。
    分隔壁351使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳為使用感光樹脂材料，在第一電極膜330上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
    電致發光層352可以使用一個層構成，也可以使用多個層的疊層構成。
    為了防止氧、氫、水分、二氧化碳等侵入到發光元件353中，也可以在第二電極膜331及分隔壁351上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC(Diamond Like Carbon)膜等。此外，在由第一基板301、第二基板306以及密封材料305密封的空間中設置有填充材料354並被密封。如此，為了不暴露於外氣，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
    作為填充材料354，除了氮或氬等惰性氣體以外，還可以使用紫外線固化樹脂、熱固性樹脂，並且，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
    另外，如果需要，則也可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板、圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
    注意，在圖7及圖8中，作為第一基板301、第二基板306，除了玻璃基板以外，還可以使用具有撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠基板，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，也可以使用包括由PVF薄膜或聚酯薄膜夾著鋁箔的結構的薄片。
    在本實施方式中，作為保護膜320使用氧化矽，並且作為保護膜324使用氧氮化矽。保護膜320、保護膜324可以藉由濺射法或電漿CVD法形成。
    作為保護膜324設置在氧化物半導體膜上的氧氮化矽的膜密度是2.32g/cm3以上，較佳是2.36g/cm3以上。由此，不使氫、水分等雜質以及氧的兩者透過膜的遮斷效果(阻擋效果)得到提高。
    因此，氧氮化矽膜用作保護膜，而防止在製程中及之後成為變動的主要原因的氫、水分等雜質混入到氧化物半導體膜中，並防止從氧化物半導體膜放出作為構成氧化物半導體膜的主要成分材料的氧。
    另外，以與氧化物半導體膜接觸的方式設置的用作保護膜320的氧化矽膜具有將氧供應到氧化物半導體膜的功能。因此，保護膜320較佳是包含多量的氧的氧化絕緣膜。
    電晶體310及電晶體311包括高度純化並氧缺損的形成得到抑制的氧化物半導體膜。另外，在電晶體310及電晶體311中，閘極絕緣膜由氮氧化矽膜、氧氮化矽膜和金屬氧化膜構成。藉由採用這種閘極絕緣膜的結構，可以製造特性變動得到抑制的在電性上穩定的電晶體。
    另外，作為用作平坦化絕緣膜的絕緣膜321，可以使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯、聚醯胺、環氧樹脂等具有耐熱性的有機材料。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣膜321。
    對絕緣膜321的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)、刮刀、輥塗機、幕式塗布機、刮刀式塗布機等來形成絕緣膜321。
    顯示裝置藉由透過來自光源或顯示元件的光來進行顯示。因此，設置在透過光的像素部中的基板、絕緣膜、導電膜等的薄膜都對可見光的波長區域的光具有透光性。
    作為對顯示元件施加電壓的第一電極膜及第二電極膜(也稱為像素電極膜、共用電極膜、反電極膜等)，根據取出光的方向、設置電極膜的地方以及電極膜的圖案結構選擇其透光性、反射性，即可。
    作為第一電極膜330、第二電極膜331，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、ITO、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
    另外，第一電極膜330、第二電極膜331可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金或其金屬氮化物中的一種或多種來形成。
    另外，第一電極膜330、第二電極膜331可以使用包含導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者包含苯胺、吡咯和噻吩中的兩種以上的共聚物或其衍生物等。
    另外，由於電晶體容易被靜電等破壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。
    如上所述，藉由應用上述實施方式所示的電晶體，可以提供具有各種各樣的功能的半導體裝置。
    如上所述，藉由形成膜密度是2.32g/cm3以上，較佳是2.36g/cm3以上的氧氮化矽膜，在使用電晶體的具有顯示功能的半導體裝置中，可以抑制水分、氫從大氣侵入並擴散到氧化物半導體膜中。因此，電晶體的電特性的變動得到抑制而在電性上穩定。因此，藉由使用該電晶體可以提供可靠性高的半導體裝置。
    本實施方式可以與其他實施方式適當地組合而實施。 實施方式3
    在本實施方式中，使用圖9A至9F而對將上述實施方式所說明的半導體裝置應用於電子裝置的情況進行說明。在本實施方式中，說明將上述半導體裝置應用於電腦、行動電話機(也稱為行動電話、行動電話裝置)、可攜式資訊終端(包括可攜式遊戲機、音頻再生裝置等)、數位相機、數位攝像機、電子紙、電視機(也稱為電視或電視接收機)等的電子裝置的情況。
    圖9A示出筆記本型個人電腦，包括外殼401、外殼402、顯示部403、鍵盤404等。在外殼401和外殼402中的至少一個內部設置有電子電路，並且在該電子電路中設置有上述實施方式所示的半導體裝置。因此，可以實現一種資訊的演算、寫入及讀出的速度很快，並且其耗電量被充分地降低了的筆記本型個人電腦。
    圖9B示出平板終端410。平板終端410包括其中包含顯示部412的外殼411、其中包含顯示部414的外殼413、操作按鍵415以及外部介面416。此外，還具備操作平板終端410的觸控筆417等。在外殼411和外殼413中的至少一個內部設置有電子電路，並且在該電子電路中設置有上述實施方式所示的半導體裝置。因此，可以實現一種資訊的演算、寫入及讀出的速度很快，並且其耗電量被充分地降低了的平板終端。
    圖9C示出安裝有電子紙的電子書閱讀器420，該電子書閱讀器420包括外殼421和外殼423的兩個外殼。外殼421和外殼423都包括顯示部425及顯示部427。外殼421和外殼423由軸部437相連接，並且可以以該軸部437為軸進行開閉動作。另外，外殼421包括電源431、操作鍵433以及揚聲器435等。在外殼421和外殼423中的至少一個內部設置有儲存電路，並且在該儲存電路中設置有上述實施方式所示的半導體裝置。因此，可以實現一種資訊的寫入及讀出的速度很快，並且其耗電量被充分地降低了的電子書閱讀器。
    圖9D示出行動電話機，包括外殼440和外殼441的兩個外殼。再者，外殼440和外殼441滑動而可以從如圖9D所示那樣的展開狀態變成重疊狀態，所以可以實現適於攜帶的小型化。另外，外殼441包括顯示面板442、揚聲器443、麥克風444、操作鍵445、指向裝置446、拍攝裝置用透鏡447以及外部連接端子448等。此外，外殼440包括進行行動電話機的充電的太陽能電池單元449和外部記憶體插槽450等。另外，天線內置在外殼441中。在外殼440和外殼441中的至少一個內部設置有電子電路，並且在該電子電路中設置有上述實施方式所示的半導體裝置。因此，可以實現一種資訊的演算、寫入及讀出的速度很快，並且其耗電量被充分地降低了的行動電話機。
    圖9E示出數位相機，包括主體461、顯示部467、取景器463、操作開關464、顯示部465和電池466等。在主體461內部設置有電子電路，並且在該電子電路中設置有上述實施方式所示的半導體裝置。因此，可以實現一種資訊的演算、寫入及讀出的速度很快，並且其耗電量被充分地降低了的數位相機。
    圖9F示出電視機470，包括外殼471、顯示部473和支架475等。可以藉由外殼471所具有的開關或遙控器480來進行電視機470的操作。在外殼471及遙控器480內部設置有電子電路，並且在該電子電路中設置有上述實施方式所示的半導體裝置。因此，可以實現一種資訊的演算、寫入及讀出的速度很快，並且其耗電量被充分地降低了的數位相機。
    如上所述，本實施方式所示的電子裝置安裝有關於上述實施方式的半導體裝置。因此，可以實現其耗電量被降低了的電子裝置。
    在以下實施例中，實際上藉由PECVD法形成各種氧氮化矽膜，並且示出對該氧氮化矽膜進行評估的結果。此外，製造將該氧氮化矽膜用作保護膜的電晶體，並且示出對該電晶體進行評估的結果。 實施例1
    在本實施例中，形成各種氧氮化矽膜，並且參照圖10及圖11說明測量氧氮化矽膜的密度和氧氮化矽膜的溶脹率的結果。
    在本實施例中，藉由PECVD法使用矽烷(SiH4)及一氧化二氮(N2O)在玻璃基板上形成各種氧氮化矽膜。主要改變矽烷/一氧化二氮的流量比(SiH4/N2O)和高頻電力的條件。
    並且，藉由XRR測量該氧氮化矽膜的密度。另外，進行PCT及HAST，在其前後測量膜厚度來計算出溶脹率。
    PCT及HAST的條件是如下。
    PCT：溫度是130℃，相對濕度是100%，試驗時間是12小時
    HAST：溫度是130℃，相對濕度是85%，試驗時間是12小時
    表1示出氧氮化矽膜的具體成膜條件、密度以及溶脹率的結果。
    圖10示出成膜時的矽烷/一氧化二氮流量比與氧氮化矽膜的密度的關係。三角形標記表示成膜時的電力是150W的樣本，四角形標記表示成膜時的電力是1000W的樣本。電力是1000W的樣本的密度高於電力是150W的樣本的密度。另外，在電力相同的情況下，趨於SiH4/N2O越小密度越高。
    另外，圖11示出氧氮化矽膜的密度與溶脹率的關係。圖11中的直線502是根據15個樣本來算出的近似直線，相當於相關函數R2=0.801。注意，該近似直線和相關函數是藉由除了可以認為是異常值的溶脹率超過7vol.%的一點501來算出的。如此所述，在氧氮化矽膜的密度與溶脹率之間有相關關係，並且趨於密度越高溶脹率越低。
    由本實施例可知，SiH4/N2O越小並且電力越高，氧氮化矽膜的密度越高。另外，還可知氧氮化矽膜的密度越高，溶脹率越低。 實施例2
    在本實施例中，參照圖12A至12C及圖13A至13C說明對與實施例1同樣地形成的氧氮化矽膜藉由FT-IR(傅裏葉變換紅外吸收光譜)進行紅外吸收光譜的測量的結果、在進行HAST之後的溶脹率以及矽烷/一氧化二氮流量比(SiH4/N2O)。
    HAST以與實施例1相同的條件進行。
    表2示出所形成的氧氮化矽膜的具體成膜條件、FT-IR的結果以及HAST後的溶脹率的結果。
    首先，圖12A示出各種樣本的藉由FT-IR測量的紅外吸收光譜，上述各種樣本是藉由在成膜時的電力是150W、壓力是80Pa以及基板溫度(Tsub)是220℃的條件下改變矽烷/一氧化二氮流量比來形成的。橫軸表示波數，縱軸表示吸收度。對於矽烷/一氧化二氮流量比的改變具體來說，在將所有的樣本的N2O都設定為9000sccm的狀態下改變SiH4流量。在圖12A中，曲線511、曲線512、曲線513、曲線514、曲線515以及曲線516分別示出SiH4/N2O是0.02、0.016、0.013、0.01、0.0066以及0.0033的樣本的紅外吸收光譜。
    氧氮化矽所包括的矽原子和氧原子的接合(Si-O-Si鍵)具有多種模式是已知的。一種是伸縮模式(strethching mode)。在該模式中，氧原子的動作平行於在Si-O-Si鍵面內的連接Si原子和Si原子的線。伸縮模式的Si-O-Si鍵在1050cm-1附近具有吸收。作為該吸收的指標，在圖12A中由點線表示1060cm-1。
    另一種是彎曲模式(bending mode)。在該模式中，氧原子在Si-O-Si鍵面內的Si-O-Si鍵角的二等分線的方向上動作。彎曲模式的Si-O-Si鍵在800cm-1附近具有吸收。另一種是搖擺模式(rocking mode)。在該模式中，氧原子在Si-O-Si鍵面外動作。搖擺模式的Si-O-Si鍵在450cm-1附近具有吸收。
    圖12B示出圖12A所示的各樣本的SiH4/N2O與伸縮模式的Si-O-Si鍵的峰波數(極大吸收波數)的關係。橫軸表示SiH4/N2O，縱軸表示峰波數。
    當SiH4/N2O是0.01以上時，SiH4/N2O越小，出現伸縮模式的Si-O-Si鍵的峰值的波數越大。另外，當SiH4/N2O是0.01以下時，峰值是1056cm-1以上。當SiH4/N2O是0.013以上時，峰值是1052cm-1以下。當SiH4/N2O是0.003、0.007、0.01、0.013、0.017以及0.02時，各峰值分別是1056cm-1、1063cm-1、1066cm-1、1052cm-1、1046cm-1以及1042cm-1。
    伸縮模式的Si-O-Si鍵的峰波數大意味著Si-O-Si鍵中的Si原子與O原子的接合距離短。換言之，伸縮模式的Si-O-Si鍵的峰波數大的氧氮化矽膜可以說是密度高的膜。
    接著，圖12C示出對圖12A所示的各樣本進行HAST來測量溶脹率的結果。橫軸表示SiH4/N2O，縱軸表示溶脹率。
    SiH4/N2O越小，溶脹率越小。尤其是，當SiH4/N2O是0.01以下時，溶脹率是3.9vol.%以下。
    接著，圖13A示出各種樣本的藉由FT-IR測量的紅外吸收光譜，圖13A所示的各種樣本是除了成膜時的電力是1000W以外的條件都與圖12A同樣地形成氧氮化矽膜來得到的。在圖13A中，曲線521、曲線522、曲線523、曲線524、曲線525以及曲線526分別示出SiH4/N2O是0.02、0.016、0.013、0.01、0.0066以及0.0033的樣本的紅外吸收光譜。
    圖13B示出圖13A所示的各樣本的SiH4/N2O與伸縮模式的Si-O-Si鍵的峰波數的關係。
    SiH4/N2O越小，出現伸縮模式的Si-O-Si鍵的峰值的波數越大。另外，當SiH4/N2O是0.01以下時，峰值是1057cm-1以上。當SiH4/N2O是0.013以上時，峰值是1055cm-1以下。當SiH4/N2O是0.003、0.007、0.01、0.013、0.017以及0.02時，各峰值分別是1064cm-1、1059cm-1、1057cm-1、1055cm-1、1051cm-1以及1051cm-1。
    另外，與電力是150W的情況相比，在高頻電力是1000W時伴隨著SiH4/N2O的變動的峰波數的變動更少。例如，SiH4/N2O是0.0066以上且0.02以下的樣本的峰值都出現在1051cm-1以上且1059cm-1以下。
    接著，圖13C示出對圖13A所示的各樣本進行HAST來測量溶脹率的結果。
    SiH4/N2O越小，溶脹率越小。另外，在SiH4/N2O相等的情況下，電力是1000W的溶脹率小於電力是150W的溶脹率。例如，當SiH4/N2O是0.013以下時，溶脹率是1vol.%以下。
    由本實施例可知，SiH4/N2O越小，溶脹率越小。另外，還可知當成膜時的電力是1000W時，SiH4/N2O越小，伸縮模式的Si-O-Si鍵的峰波數越大。 實施例3
    在本實施例中，參照圖14至圖18說明對將各種氧氮化矽膜用作保護膜的電晶體進行特性變動的測量的結果。
    首先，圖14示出包括在本實施例中製造的電晶體200的半導體裝置的模式圖。作為基板100使用玻璃基板，作為閘極電極102使用鎢膜(厚度是100nm)。作為閘極絕緣膜104使用藉由高密度電漿CVD法形成的氧化矽膜。此外，作為氧化物半導體膜106使用In：Ga：Zn=1：1：1(原子數比)的氧化物半導體。作為源極電極或汲極電極108a使用作為導電膜108a3的鈦膜(厚度是100nm)、作為導電膜108a2的鋁膜(厚度是400nm)以及作為導電膜108a1的鈦膜(厚度是100nm)的疊層。作為源極電極或汲極電極108b，與源極電極或汲極電極108a同樣地使用鈦膜、鋁膜以及鈦膜的疊層。將通道長度L設定為6μm，並且將通道寬度W設定為3μm。作為第一保護膜110使用藉由濺射法形成的氧化矽膜(厚度是400nm)。
    作為第二保護膜112使用矽烷/一氧化二氮流量比和電力的條件不同的各種氧氮化矽膜(厚度是600nm)。
    對包括如上所述製造的電晶體200的半導體裝置進行PCT來測量特性的變動。PCT的條件與實施例1相同。
    這裏說明特性變動的測量方法。PCT前後的電晶體的臨界電壓及位移值的變化量是用於檢查電晶體的特性變動的重要的指標。在PCT前後，臨界電壓及位移值的變化量越少，電晶體的特性變動越少，並且可靠性越高。
    在本說明書中，臨界電壓Vth的定義是如下電壓：在將閘極電壓(Vg[V])設定為橫軸，將汲極電流的平方根(Id[A])設定為縱軸的曲線250中，當外推最大傾斜度的Id的接線251時接線251與Vg軸(即，Id是0A)交叉的點的閘極電壓(參照圖15A)。注意，在本說明書中，在汲極電壓Vd是10V的狀態下算出臨界電壓。
    另外，在本說明書中，位移值的定義是如下電壓：在將閘極電壓(Vg[V])設定為橫軸，將汲極電流(Id[A])的對數設定為縱軸的曲線260中，當外推最大傾斜度的Id的接線261時接線261與直線Id=1.0×10-12[A]交叉的點的閘極電壓(參照圖15B)。注意，在本說明書中，在汲極電壓Vd是10V的狀態下算出位移值。
    圖16至圖18示出測量結果。
    圖16示出將以電力不同且矽烷/一氧化二氮流量比是SiH4/N2O=90sccm/9000sccm的條件形成的各種氧氮化矽膜用作第二保護膜112的電晶體的測量結果。橫軸表示電力，縱軸表示臨界電壓的變化量△Vth及位移值的變化量△Shift。分別示出4個樣本的△Vth及△Shift。
    電力是1000W以上的△Vth及△Shift小於電力是300W以下的△Vth及△Shift。電力是1000W以上的樣本的△Vth及△Shift非常小，其一部分不能表示為條形圖。注意，當電力是1000W時，樣本1的△Vth是-0.12，樣本1的△Shift是0.01，樣本2的△Vth是-0.57，樣本2的△Shift是-0.09，樣本3的△Vth是-0.12，樣本3的△Shift是-0.02，樣本4的△Vth是-0.04，樣本4的△Shift是0.22。此外，當電力是1500W時，樣本1的△Vth是-0.08，樣本1的△Shift是-0.19，樣本2的△Vth是-0.09，樣本2的△Shift是-0.22，樣本3的△Vth是-0.05，樣本3的△Shift是-0.19，樣本4的△Vth是-0.04，樣本4的△Shift是-0.14。
    接著，圖17示出將以SiH4/N2O不同且電力是150W的條件形成的各種氧氮化矽膜用作第二保護膜112的電晶體的測量結果。橫軸表示SiH4/N2O，縱軸表示△Vth及△Shift。樣本數量n是4。注意，在將N2O流量設定為9000sccm的狀態下改變SiH4流量來改變SiH4/N2O。
    另外，圖18示出除了電力是1000W以外的條件都與圖17同樣地進行測量的結果。
    由圖17的結果可知，SiH4/N2O越小，△Vth及△Shift越小。電力是150W且SiH4/N2O是0.003的樣本的△Vth及△Shift非常小，其一部分不能表示為條形圖。注意，當SiH4/N2O是0.003時，樣本1的△Vth是-0.07，樣本1的△Shift是0.01，樣本2的△Vth是-0.1，樣本2的△Shift是-0.1，樣本3的△Vth是-0.05，樣本3的△Shift是-0.02，樣本4的△Vth是-0.01，樣本4的△Shift是-0.01。另外，由圖17及圖18的結果可知，1000W的△Vth及△Shift小於150W的△Vth及△Shift。電力是1000W的樣本的△Vth及△Shift非常小，其一部分不能表示為條形圖。注意，當SiH4/N2O是0.007時，樣本1的△Vth是-0.08，樣本1的△Shift是-0.16，樣本2的△Vth是-3.18，樣本2的△Shift是-3.32，樣本3的△Vth是-0.04，樣本3的△Shift是-0.12，樣本4的△Vth是-0.05，樣本4的△Shift是-0.1。另外，當SiH4/N2O是0.010時，樣本1的△Vth是-0.12，樣本1的△Shift是0.01，樣本2的△Vth是-0.57，樣本2的△Shift是-0.09，樣本3的△Vth是-0.12，樣本3的△Shift是0.02，樣本4的△Vth是-0.04，樣本4的△Shift是0.22。並且，當SiH4/N2O是0.013時，樣本1的△Vth是-0.08，樣本1的△Shift是-0.18，樣本2的△Vth是-0.1，樣本2的△Shift是0.07，樣本3的△Vth是-0.1，樣本3的△Shift是-0.26，樣本4的△Vth是-0.05，樣本4的△Shift是0.24。
    由以上的實施例1至實施例3可知，氧氮化矽膜的密度越高，電晶體的特性變動越小。另外，還可知SiH4/N2O越小，氧氮化矽膜的密度越高。另外，還可知電力越高，氧氮化矽膜的密度越高。
    更明確而言，如圖17所示，在氧氮化矽的成膜時的電力是150W的情況下，並且當SiH4/N2O是0.01以下時，可以形成△Vth及△Shift的絕對值是3以下的特性變動小的電晶體。如圖12C所示，當SiH4/N2O是0.01以下時的溶脹率是4vol.%以下。更詳細地說，在圖12C中，當SiH4/N2O是0.0033時溶脹率是1.1vol.%，當SiH4/N2O是0.0067時溶脹率是3.9vol.%，並且當SiH4/N2O是0.01時溶脹率是3.6vol.%。另外，如圖11所示，當溶脹率是4vol.%以下時的氧氮化矽膜的密度是2.32g/cm3以上。
    另外，當氧氮化矽的成膜時的電力是1000W時，如圖18所示，即使在任何條件下也可以形成特性變動小的電晶體。如圖11所示，此時的溶脹率是1.1vol.%以下。另外，如圖11所示，當溶脹率是1.1vol.%以下時的氧氮化矽膜的密度是2.35g/cm3以上。
    100‧‧‧基板
    101‧‧‧絕緣膜
    102‧‧‧閘極電極
    104‧‧‧閘極絕緣膜
    104a‧‧‧絕緣膜
    104b‧‧‧絕緣膜
    106‧‧‧氧化物半導體膜
    108a‧‧‧源極電極或汲極電極
    108a1‧‧‧導電膜
    108a2‧‧‧導電膜
    108a3‧‧‧導電膜
    108b‧‧‧源極電極或汲極電極
    108b1‧‧‧導電膜
    108b2‧‧‧導電膜
    108b3‧‧‧導電膜
    110‧‧‧保護膜
    112‧‧‧保護膜
    200‧‧‧電晶體
    250‧‧‧曲線
    251‧‧‧接線
    260‧‧‧曲線
    261‧‧‧接線
    301‧‧‧基板
    302‧‧‧像素部
    303‧‧‧信號線驅動電路
    304‧‧‧掃描線驅動電路
    305‧‧‧密封材料
    306‧‧‧基板
    308‧‧‧液晶層
    310‧‧‧電晶體
    311‧‧‧電晶體
    313‧‧‧液晶元件
    315‧‧‧連接端子電極膜
    316‧‧‧端子電極膜
    319‧‧‧各向異性導電膜
    320‧‧‧保護膜
    321‧‧‧絕緣膜
    323‧‧‧絕緣膜
    324‧‧‧保護膜
    330‧‧‧電極膜
    331‧‧‧電極膜
    332‧‧‧絕緣膜
    333‧‧‧絕緣膜
    335‧‧‧間隔物
    351‧‧‧分隔壁
    352‧‧‧電致發光層
    353‧‧‧發光元件
    354‧‧‧填充材料
    401‧‧‧外殼
    402‧‧‧外殼
    403‧‧‧顯示部
    404‧‧‧鍵盤
    410‧‧‧平板終端
    411‧‧‧外殼
    412‧‧‧顯示部
    413‧‧‧外殼
    414‧‧‧顯示部
    415‧‧‧操作按鈕
    416‧‧‧外部接口
    417‧‧‧觸控筆
    420‧‧‧電子書閱讀器
    421‧‧‧外殼
    423‧‧‧外殼
    425‧‧‧顯示部
    427‧‧‧顯示部
    431‧‧‧電源
    433‧‧‧操作鍵
    435‧‧‧揚聲器
    437‧‧‧軸部
    440‧‧‧外殼
    441‧‧‧外殼
    442‧‧‧顯示面板
    443‧‧‧揚聲器
    444‧‧‧麥克風
    445‧‧‧操作鍵
    446‧‧‧指向裝置
    447‧‧‧拍攝裝置用透鏡
    448‧‧‧外部連接端子
    449‧‧‧太陽能電池單元
    450‧‧‧外部存儲器槽
    461‧‧‧主體
    463‧‧‧取景器
    464‧‧‧操作開關
    465‧‧‧顯示部
    466‧‧‧電池
    467‧‧‧顯示部
    470‧‧‧電視機
    471‧‧‧外殼
    473‧‧‧顯示部
    475‧‧‧支架
    480‧‧‧遙控器
    501‧‧‧點
    在圖式中：圖1A和1B是說明半導體裝置的一個方式的俯視圖和剖面圖；圖2A至2E是說明半導體裝置的一個方式的剖面圖；圖3A至3D是說明半導體裝置的一個方式的剖面圖；圖4A至4D是說明半導體裝置的一個方式的製造方法的剖面圖；圖5A和5B是說明半導體裝置的一個方式的製造方法的剖面圖；圖6A至6C是說明半導體裝置的一個方式的俯視圖；圖7是說明半導體裝置的一個方式的剖面圖；圖8是說明半導體裝置的一個方式的剖面圖；圖9A至9F是說明電子裝置的圖；圖10是說明矽烷/一氧化二氮流量比與密度的關係的圖；圖11是說明密度與溶脹率的關係的圖；圖12A是說明氧氮化矽膜的紅外吸收光譜，圖12B是說明矽烷/一氧化二氮流量比與峰波數的關係，並且圖12C是說明矽烷/一氧化二氮流量比與溶脹率的關係的圖；圖13A是說明氧氮化矽膜的紅外吸收光譜，圖13B是說明矽烷/一氧化二氮流量比與峰波數的關係，並且圖13C是說明矽烷/一氧化二氮流量比與溶脹率的關係的圖；圖14是在實施例3中製造的半導體裝置的模式圖；圖15A和15B是說明閾值及位移值的圖；圖16是電力與位移值及閾值的變動量的關係的圖；圖17是說明矽烷/一氧化二氮流量比與位移值及閾值的變動量的關係的圖；圖18是說明矽烷/一氧化二氮流量比與位移值及閾值的變動量的關係的圖。
    200‧‧‧電晶體
    108a‧‧‧源極電極或汲極電極
    106‧‧‧氧化物半導體膜
    108b‧‧‧源極電極或汲極電極
    112‧‧‧保護膜
    110‧‧‧保護膜
    104‧‧‧閘極絕緣膜
    100‧‧‧基板
    102‧‧‧閘極電極
    权利要求:
    Claims (19)
    [1] 一種半導體裝置，包括：電晶體，包括：閘極電極；包括通道形成區的氧化物半導體膜；該閘極電極和該氧化物半導體膜之間的閘極絕緣膜；以及與該氧化物半導體膜電連接的源極電極及汲極電極，以及與該氧化物半導體膜重疊的保護膜，其中該保護膜包括氧氮化矽膜，並且該氧氮化矽膜的密度是2.32g/cm3以上。
    [2] 根據申請專利範圍第1項之半導體裝置，其中在130℃的溫度、100%的相對濕度、以及12小時的試驗之後該氧氮化矽膜的溶脹率是4vol.%以下，並且該溶脹率是藉由算式(試驗後的該氧氮化矽膜的第一膜厚度-試驗前的該氧氮化矽膜的第二膜厚度)/(試驗前的該氧氮化矽膜的第二膜厚度)×100來得到的。
    [3] 根據申請專利範圍第1項之半導體裝置，其中當藉由傅裏葉變換紅外吸收光譜測量該氧氮化矽膜的光譜時，伸縮模式的Si-O-Si鍵的峰值時1056cm-1以上。
    [4] 根據申請專利範圍第1項之半導體裝置，其中該氧氮化矽膜是包含50at.%以上且70at.%以下的氧、0.5 at.%以上且15at.%以下的氮、25at.%以上且35at.%以下的矽、以及0at.%以上且10at.%以下的氫的膜。
    [5] 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體膜至少包含銦、鋅以及氧。
    [6] 根據申請專利範圍第1項之半導體裝置，其中該閘極絕緣膜與該氧化物半導體膜接觸，並且該閘極絕緣膜是藉由加熱處理釋放出氧的膜。
    [7] 根據申請專利範圍第1項之半導體裝置，其中該閘極絕緣膜與該氧化物半導體膜接觸，並且該閘極絕緣膜包含氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿以及氧化釔中的至少一個。
    [8] 一種半導體裝置，包括：電晶體，包括：閘極電極；包括通道形成區的氧化物半導體膜；該閘極電極和該氧化物半導體膜之間的閘極絕緣膜；以及與該氧化物半導體膜電連接的源極電極及汲極電極，以及與該氧化物半導體膜重疊的保護膜，其中該保護膜包括氧氮化矽膜和氧化膜，該氧氮化矽膜的密度是2.32g/cm3以上，該氧化膜與該氧化物半導體膜接觸並設置在該氧化物半導體膜和該氧氮化矽膜之間，並且該氧氮化矽膜的膜厚度是500nm以上且700nm以下。
    [9] 根據申請專利範圍第8項之半導體裝置，其中在溫度是130℃，相對濕度是100%，試驗時間是12小時的試驗之後該氧氮化矽膜的溶脹率是4vol.%以下，並且該溶脹率是藉由算式(試驗後的該氧氮化矽膜的第一膜厚度-試驗前的該氧氮化矽膜的第二膜厚度)/(試驗前的該氧氮化矽膜的第二膜厚度)×100來得到的。
    [10] 根據申請專利範圍第8項之半導體裝置，其中當藉由傅裏葉變換紅外吸收光譜測量該氧氮化矽膜的光譜時，伸縮模式的Si-O-Si鍵的峰值時1056cm-1以上。
    [11] 根據申請專利範圍第8項之半導體裝置，其中該氧氮化矽膜是包含50at.%以上且70at.%以下的氧、0.5 at.%以上且15at.%以下的氮、25at.%以上且35at.%以下的矽、以及0at.%以上且10at.%以下的氫的膜。
    [12] 根據申請專利範圍第8項之半導體裝置，其中該氧化物半導體膜至少包含銦、鋅以及氧。
    [13] 根據申請專利範圍第8項之半導體裝置，其中該閘極絕緣膜與該氧化物半導體膜接觸，並且該閘極絕緣膜是藉由加熱處理釋放出氧的膜。
    [14] 根據申請專利範圍第8項之半導體裝置，其中該閘極絕緣膜與該氧化物半導體膜接觸，並且該閘極絕緣膜包含氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿以及氧化釔中的至少一個。
    [15] 根據申請專利範圍第8項之半導體裝置，其中該氧化膜是藉由加熱處理釋放出氧的膜。
    [16] 根據申請專利範圍第8項之半導體裝置，其中該氧化膜包含氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿以及氧化釔中的至少一個。
    [17] 一種半導體裝置的製造方法，包括以下步驟：形成閘極電極；在該閘極電極上形成閘極絕緣膜；在該閘極絕緣膜上形成氧化物半導體膜；在該氧化物半導體膜上形成源極電極及汲極電極；在該源極電極及汲極電極上形成氧化膜，其中該氧化膜與該氧化物半導體膜接觸；以及藉由對一氧化二氮的矽烷的流量比是0.01以下的CVD法在該氧化膜上形成氧氮化矽膜，其中該氧氮化矽膜的密度是2.32g/cm3以上，並且該氧氮化矽膜的膜厚度是500nm以上且700nm以下。
    [18] 根據申請專利範圍第17項之半導體裝置的製造方法，還包括以下步驟：在形成該氧化膜之後進行加熱處理，其中氧從該氧化膜被釋放出並被擴散到該氧化物半導體膜中。
    [19] 根據申請專利範圍第17項之半導體裝置的製造方法，其中該氧化膜包含氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿以及氧化釔中的至少一個。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI570938B|2017-02-11|半導體裝置及該半導體裝置的製造方法
    JP6818114B2|2021-01-20|トランジスタ
    TWI594425B|2017-08-01|半導體裝置及半導體裝置的製造方法
    TWI602249B|2017-10-11|半導體裝置的製造方法
    KR101938726B1|2019-01-16|반도체 장치 및 그 제조 방법
    TWI570935B|2017-02-11|半導體裝置
    JP6781315B2|2020-11-04|半導体装置
    TWI589002B|2017-06-21|半導體裝置及半導體裝置的製造方法
    TWI632684B|2018-08-11|半導體裝置的製造方法
    TWI541897B|2016-07-11|半導體裝置及半導體裝置的製造方法
    KR101885691B1|2018-08-06|반도체 장치 및 그 제작 방법
    TW201715592A|2017-05-01|半導體裝置及其製造方法
    JP2020107889A|2020-07-09|半導体装置
    JP7013559B2|2022-01-31|半導体装置
    同族专利:
    公开号 | 公开日
    JP2013102145A|2013-05-23|
    JP2016184744A|2016-10-20|
    TWI570938B|2017-02-11|
    WO2013054823A1|2013-04-18|
    JP6284973B2|2018-02-28|
    US20130092929A1|2013-04-18|
    JP6096461B2|2017-03-15|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS56157037A|1980-05-08|1981-12-04|Toshiba Corp|Semiconductor device|
    JP2814009B2|1990-06-05|1998-10-22|三菱電機株式会社|半導体装置の製造方法|
    JPH1032199A|1996-07-17|1998-02-03|Toshiba Corp|半導体装置|
    US6380558B1|1998-12-29|2002-04-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method of fabricating the same|
    US6461899B1|1999-04-30|2002-10-08|Semiconductor Energy Laboratory, Co., Ltd.|Oxynitride laminate “blocking layer” for thin film semiconductor devices|
    JP3971641B2|2002-04-18|2007-09-05|大日本印刷株式会社|バリアフィルムとこれを用いた積層材、包装用容器、画像表示媒体およびバリアフィルムの製造方法|
    JP2005025910A|2003-06-13|2005-01-27|Nec Corp|光学的情報記録媒体及びその製造方法|
    JP2005247678A|2004-02-03|2005-09-15|Seiko Epson Corp|酸化シリコン膜の形成方法および酸化シリコン膜|
    EP1768464A1|2004-04-05|2007-03-28|Idemitsu Kosan Co., Ltd.|Organic electroluminescence display device|
    JP5110783B2|2004-10-28|2012-12-26|ルネサスエレクトロニクス株式会社|半導体装置|
    JP4583277B2|2005-09-21|2010-11-17|富士フイルム株式会社|ガスバリアフィルムおよびこれを用いた有機デバイス|
    CN102332471B|2006-05-26|2015-10-07|株式会社半导体能源研究所|半导体器件及其制造方法|
    JP5305630B2|2006-12-05|2013-10-02|キヤノン株式会社|ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法|
    US7960262B2|2007-05-18|2011-06-14|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film|
    JP2009016469A|2007-07-03|2009-01-22|Mitsubishi Electric Corp|半導体装置およびその製造方法|
    JP2009076232A|2007-09-19|2009-04-09|Fujifilm Corp|環境感受性デバイス、環境感受性素子の封止方法|
    JP5069082B2|2007-10-30|2012-11-07|富士フイルム株式会社|シリコン窒化物膜の製造方法、ガスバリア膜、薄膜素子|
    JP5213422B2|2007-12-04|2013-06-19|キヤノン株式会社|絶縁層を有する酸化物半導体素子およびそれを用いた表示装置|
    US9082857B2|2008-09-01|2015-07-14|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising an oxide semiconductor layer|
    KR101681483B1|2008-09-12|2016-12-02|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 그 제조 방법|
    JP5430113B2|2008-10-08|2014-02-26|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|
    JP5552753B2|2008-10-08|2014-07-16|ソニー株式会社|薄膜トランジスタおよび表示装置|
    US8749930B2|2009-02-09|2014-06-10|Semiconductor Energy Laboratory Co., Ltd.|Protection circuit, semiconductor device, photoelectric conversion device, and electronic device|
    CN102356122B|2009-03-17|2014-04-02|琳得科株式会社|成形体、其制造方法、电子设备用构件和电子设备|
    EP2256814B1|2009-05-29|2019-01-16|Semiconductor Energy Laboratory Co, Ltd.|Oxide semiconductor device and method for manufacturing the same|
    KR102057299B1|2009-07-31|2019-12-18|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 디바이스 및 그 형성 방법|
    KR101791812B1|2009-09-04|2017-10-30|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치의 제작 방법|
    TWI508037B|2009-09-10|2015-11-11|Semiconductor Energy Lab|半導體裝置和顯示裝置|
    KR101767035B1|2009-10-01|2017-08-10|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 제작 방법|
    WO2011052384A1|2009-10-30|2011-05-05|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|
    KR101751712B1|2009-10-30|2017-06-28|가부시키가이샤 한도오따이 에네루기 켄큐쇼|전압 조정 회로|
    KR102128972B1|2009-11-06|2020-07-01|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 반도체 장치의 제작 방법|
    CN102668097B|2009-11-13|2015-08-12|株式会社半导体能源研究所|半导体器件及其制造方法|
    KR102241766B1|2009-12-04|2021-04-19|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 제조 방법|
    WO2011070901A1|2009-12-11|2011-06-16|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|
    JP5727204B2|2009-12-11|2015-06-03|株式会社半導体エネルギー研究所|半導体装置の作製方法|
    WO2011074407A1|2009-12-18|2011-06-23|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|
    KR20110093113A|2010-02-11|2011-08-18|삼성전자주식회사|박막 트랜지스터 기판 및 이의 제조 방법|
    CN105826363B|2010-02-19|2020-01-14|株式会社半导体能源研究所|半导体装置及其制造方法|
    KR101950364B1|2010-02-26|2019-02-20|가부시키가이샤 한도오따이 에네루기 켄큐쇼|액정 표시 장치|
    US9000438B2|2010-02-26|2015-04-07|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|
    CN102906882B|2010-05-21|2015-11-25|株式会社半导体能源研究所|半导体装置及其制造方法|
    JP2012015436A|2010-07-05|2012-01-19|Sony Corp|薄膜トランジスタおよび表示装置|
    JP5624628B2|2010-11-10|2014-11-12|株式会社日立製作所|半導体装置|
    US8772849B2|2011-03-10|2014-07-08|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor memory device|JP6300489B2|2012-10-24|2018-03-28|株式会社半導体エネルギー研究所|半導体装置の作製方法|
    US9349593B2|2012-12-03|2016-05-24|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing semiconductor device|
    TWI614813B|2013-01-21|2018-02-11|半導體能源研究所股份有限公司|半導體裝置的製造方法|
    US9153650B2|2013-03-19|2015-10-06|Semiconductor Energy Laboratory Co., Ltd.|Oxide semiconductor|
    TWI652822B|2013-06-19|2019-03-01|日商半導體能源研究所股份有限公司|氧化物半導體膜及其形成方法|
    TWI608523B|2013-07-19|2017-12-11|半導體能源研究所股份有限公司|Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device|
    KR102227637B1|2013-11-07|2021-03-16|삼성디스플레이 주식회사|적외선 감지 소자, 적외선 감지 소자를 포함하는 적외선 센서 및 이의 제조 방법|
    JP2015103598A|2013-11-22|2015-06-04|富士フイルム株式会社|有機機能層付き基板およびその製造方法|
    TWI657488B|2014-03-20|2019-04-21|日商半導體能源研究所股份有限公司|半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置|
    TWI666776B|2014-06-20|2019-07-21|日商半導體能源研究所股份有限公司|半導體裝置以及包括該半導體裝置的顯示裝置|
    US9431455B2|2014-11-09|2016-08-30|Tower Semiconductor, Ltd.|Back-end processing using low-moisture content oxide cap layer|
    US9379194B2|2014-11-09|2016-06-28|Tower Semiconductor Ltd.|Floating gate NVM with low-moisture-content oxide cap layer|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011227163||2011-10-14||
    [返回顶部]